

Note

The invention described in the Scope of Claims of the present application is recognized to be a hetero junction field effect semiconductor device, and manufacturing method therefor, comprising a GaAs substrate, a channel layer formed on the GaAs substrate, a first semiconductor layer not containing Al formed on the channel layer, a first and second cap layer of a first conductivity type which are formed on the first semiconductor layer and create a first depression in the first semiconductor layer, a first and second ohmic electrode formed in the first and second cap layers, a second semiconductor layer of a second conductivity type which is formed in the first depression on the first semiconductor layer and is isolated from the first and second cap layers, and a gate electrode formed on the second semiconductor layer. Japanese Unexamined Patent Application Publication H13-250939 (September 14, 2001) (hereinafter, "cited invention") describes a field effect transistor, and manufacturing method therefor, comprising a GaAs substrate, a channel layer formed on the GaAs substrate, a first semiconductor layer not containing Al formed on the channel layer, a first and second cap layer of a first conductivity type which are formed on the first semiconductor layer and create a first depression in the first semiconductor layer, a first and second ohmic electrode formed in the first and second cap layers, a second semiconductor layer of a second conductivity type which is formed in the first depression on the first semiconductor layer and is isolated from the first and second cap layers, and a gate electrode formed on the second semiconductor layer. Comparing the present invention to the cited invention, the object, constitution and effect of the two inventions are similar in the point of having a GaAs substrate, a channel layer formed on the GaAs substrate, a first semiconductor layer not containing Al formed on the channel layer, a first and second cap layer of a first conductivity type which are formed on the first semiconductor layer and create a first depression in the first semiconductor layer, a first and second ohmic electrode formed in the first and second cap layers, a second semiconductor layer of a second conductivity type which is formed in the first depression on the first semiconductor layer and is isolated from the first and second cap layers, and a gate electrode formed on the second semiconductor layer, and allowing for increased gate turn-on voltage and reducing operating resistance. Therefore, it is judged that the invention described in the aforementioned Scope of Claims of the present application could have been easily invented based on the cited invention by a person having ordinary knowledge in this technical field.

(ATTACHMENTS)

Attachment 1: Japanese Unexamined Patent Application Publication H13[sic]-250939 (September 14, 2001), 1 copy. END

(訳文)

特許庁

意見提出通知書

出願人氏名 NEC化合物デバイス株式会社

住所 日本国神奈川県川崎市中原区下沼部1753

代 理 人 氏名 趙義済

住所 ソウル市江南区駅三洞831 恵泉ビル1405号

出願番号 : 10-2003-0084595

発明の名称 : 高いゲートターンオン電圧と低い動作抵抗を有するヘテロ接合電界効果

型半導体装置及びその製造方法

この出願に対する審査の結果、次のような拒絶理由があって特許法第63条の規定によりこれを通知しますので、意見があるかまたは補正が必要な場合には2005年9月28 旦までに意見書[特許法施行規則別紙第25号の2書式]または/及び補正書[特許法施行規則別紙第5号書式]を提出願います(上記提出期間については毎回1ヶ月単位で延長申請することができますが、期間延長の承認通知は別途に致しません)。

理 由

本出願の請求範囲第1-35項に記載された発明は、その出願前にこの発明の属する技術分野での通常の知識を有する者が下記に指摘したところにより容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記

本願の前記請求範囲で記載している発明は、GaAs基板、GaAs基板上に形成されたチャンネル層、チャンネル層上に形成されたAlが含まれていない第1の半導体層、第1の半導体層上に形成されて第1の半導体層上に第1の凹部を生成する第1の導電型の第1及び第2のキャップ層、第1及び第2のキャップ層らに形成される第1及び第2のオーミック電極、第1の半導体層上に第1の凹部内に形成されて第1及び第2のキャップ層らから孤立される第2の導電型の第2の半導体層及び第2の半導体層上に形成されたゲート電極とを含むヘテロ接合電界効果型半導体装置及びその製造方法であるものと認められ、日本公開特許公報平13-250939(2001.09.14)号(以下、「引用発明」)はGaAs基板、GaAs基板上に形成されたチャンネル層、チャンネル層上に形成されたAlが含まれていない第1の半導体層、第1の半導体層上に形成されて第1の半導体層上に形成されて第1の半導体層上に第1の凹部を生成する第1の導電型の第1及び第2のキ

ャップ層、第1及び第2のキャップ層らに形成される第1及び第2のオーミック電極、第1の半導体層上に第1の凹部内に形成されて第1及び第2のキャップ層らから孤立される第2の導電型の第2の半導体層及び第2の半導体層上に形成されたゲート電極とを含む電界効果トランジスタ及びその製造方法に関して記載している。本願発明と引用発明を対比すると、GaAs基板、GaAs基板上に形成されたチャンネル層、チャンネル層上に形成されたAlが含まれていない第1の半導体層、第1の半導体層上に形成されて第1の半導体層上に第1の凹部を生成する第1の導電型の第1及び第2のキャップ層、第1及び第2のキャップ層らに形成される第1及び第2のオーミック電極、第1の半導体層上に第1の凹部内に形成されて第1及び第2のキャップ層らから孤立される第2の導電型の第2の半導体層及び第2の半導体層上に形成されたゲート電極を有してゲートターンオン電圧は増加され得、動作抵抗は減少させるという点で両発明の目的、構成及び効果が類似している。従って、前記本願請求範囲に記載された発明はこの技術分野で通常の知識を有する者であれば引用発明により容易に発明できたものであると判断される。

[添付]

添付1 日本公開特許公報平13-250939号(2001.09.14) 1部 以上

2005.07.28

特許庁 電気電子審査局

電子素子審査担当官室 審査官 高カンソック (印)

발송번호: 9-5-2005-036709062

발송일자: 2005.07.28 제출기일: 2005.09.28 수신 서울 강남구 역삼동 831번지 혜천빌딩

1405호(탑국제특허법률사무소)

조의제

135-080

^{특 허 청} 의견제출통지서

출 원 인 명 칭 엔이씨 가꼬오부쯔 다바이스 가부시끼가이샤 (출원인코드: 520020107154)

주 소 일본 가나가와껭 가와사까지 나까하라꾸 시모누마베 1753

대 리 인 명 칭조의제

주 소 서울 강남구 역삼동 831번지 혜천빌딩 1405호(탑국제특허법률사무소)

출 원 번 호 10-2003-0084595

발 명 의 명 칭 높은 게이트턴온전압과 낮은 동작저항을

갖는헤테로접합전계효과형반도체장치 및 그의 제조방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법 시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[이유]

이 출원의 특허청구범위 제1-35항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다.

(아래)

본원의 상기 청구범위에서 기재하고 있는 발명은 GaAs기판, GaAs기판위에 형성된 채널 층, 채널 층위에 형성된 Al이 포함되지 않은 제1 반도체 층, 제1 반도체 층위에 형성되어 제1 반도체 층위에 제1 오목부을 생성하는 제1 도전형의 제1 및 제2 캡 층, 제1 및 제2 캡 층들에 형성되는 제1 및 제2 옵 전극, 제1반도체층위의 제1오목부내에 형성되고 제1 및 제2캡 층들로부터 고립되는 제2 도전형의 제2 반도체 층 및 제2반도체층위에 형성된 게이트전극을 포함하는 헤테로접합 전계효과 형 반도체장치 및 제조방법인 것으로 인정되고, 일본공개특허공보 평13-250939(2001.09.14)호(이하 "인용발명"이라 한다)는 GaAs기판, GaAs기판위에 형성된 채널 층, 채널 층위에 형성된 Al이 포함되지 않은 제1 반도체 층, 제1 반도체 층위에 형성되어 제1 반도체 층위에 오

목부을 생성하는 제1 도전형의 제1 및 제2 캡 층, 제1 및 제2 캡 층들에 형성되는 제1 및 제2 옵 전극, 제1반도체층위의 오목부내에 형성되고 제1 및 제2캡 충들로부터 고립되는 제2 도전형의 제2 반도체 층 및 제2 반도체 층위에 형성된 게이트전극을 포함하는 전계효과트랜지스터 및 그 제조방법에 관하여 기재하고 있습니다. 본원 발명과인용발명을 비교하면 GaAs기판, GaAs기판위에 형성된 채널 층, 채널 층위에 형성된 Al이 포함되지 않은 제1 반도체 층, 제1 반도체 층위에 형성되어 제1 반도체 층위에오목부을 생성하는 제1 도전형의 제1 및 제2 캡 층, 제1 및 제2 캡 층들에 형성되는 제1 및 제2 옵 전극, 제1 반도체 층위의 오목부내에 형성되고 제1 및 제2 캡 층들로부터 고립되는 제2 도전형의 제2 반도체 층 및 제2 반도체 층위에 형성된 게이트전극을 갖고 게이트 턴 온 전압은 증가될 수 있고 동작 저항은 감소시킨다는 점에서 두 발명의목적,구성 및 효과가 비슷합니다. 따라서 상기 본원 청구범위에 기재된 발명은이 기술 분야에서 통상의 지식을 가진 자라면 인용발명에 의하여용이하게 발명할 수있다고판단됩니다.

[첨 부]

첨부1 일본공개특허공보 평13-250939호(2001.09.14) 1부. 끝.

2005.07.28

특허청

전기전자심사국 전자소자심사담당관실

심사관

고광석



<< 안내 >>

명세서 또는 도면 등의 보정서를 전자문서로 제출할 경우 매건 3,000원, 서면으로 제출할 경우 매건 13,000원의 보정료를 납부하여야 합니다.

보정료는 접수번호를 부여받아 이를 납부자번호로 "특허법 실용신안법 디자인보호법및상표법에 의한 특허료 등록료와 수수료의 징수규칙" 별지 제1호서식에 기재하여, 접수번호를 부여받은 날의 다음 날까지 납부하여야 합니다. 다만, 납부일이 공휴일(토요휴무일을 포함한다)에 해당하는 경우에는 그날 이후의 첫 번째 근무일까지 납부하여야 합니다.

보정료는 국고수납은행(대부분의 시중은행)에 납부하거나, 인터넷지로(www.giro.go.kr)로 납부할 수 있습니다. 다만, 보정서를 우편으로 제출하는 경우에는 보정료에 상응하는 통상환을 동봉하여 제출하시면 특허청에서 납부해드립니다.

문의사항이 있으시면 ☎017)384-1102로 문의하시기 바랍니다.

서식 또는 절차에 대하여는 특허고객 콜센터(☎1544-8080)로 문의하시기 바랍니다.

PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2001-250939

(43)Date of publication of application: 14.09.2001

(51)Int.CI.

H01L 29/778 H01L 21/338

H01L 29/812

(21)Application number: 2000-060511

(71)Applicant:

NEC CORP

(22)Date of filing: 06.03.2000 (72)Inventor:


KATO TAKEHIKO

OTA KAZUKI

MIYAMOTO HIRONOBU IWATA NAOTAKA KUZUHARA MASAAKI

(54) FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD

PROBLEM TO BE SOLVED: To improve the withstand voltage characteristic of a JFET and realize a stable operation of the JFET. SOLUTION: The field effect transistor having a buffer layer, active layer including a channel layer (e.g. InGaAs) composed of a first conductivity type epitaxially grown layer, source-drain electrodes formed through a first conductivity type contact layer on the active layer or side face, second conductivity type epitaxially grown gate layer (e.g. p+ GaAs) and gate electrode formed on the gate layer on a semi-insulative compound semiconductor substrate, comprises a semiconductor layer (e.g. InGaP) for rapidly lowering the balance band energy from the gate layer to the channel layer between the second conductivity type gate layer and the channel layer.



LEGAL STATUS

[Date of request for examination]

15.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19)日本国特許广 (JP)

(12) 公開特許公報(A)

(11)特許出屬公民番号 特開2001-250939

(P2001-250939A) (43)公開日 平成13年9月14日(2001.9.14)

51) intCL'

HO1L 29/778 21/338

29/812

Ρı

H011. 29/80

チャナート"(事者)

H 5F102

審査辦文 省 前水環の数50 OL (全 80 頁)

21)出職爭号

特爾2000-60511(P2000-60511)

政划配身

22)出謝日

平成12年8月6日(2000.3.6)

(71) 出職人 000004237

日本電気株式会社

東京都福区芝五丁目?香1号

(72)発明者 加藤 武彦

東京都港区芝亚丁目7番1号 日本體気株

式会社内

(72)発明者 大田 一樹

東京都港医芝五丁目7番1号 日本電気株

式会社内

(74)代離人 100088528

弁理士 金田 幅之 (外2名)


最美質に食く

(54) 【発明の名称】 電界効果トランジスタおよびその製造方法

(57)【要約】

【課題】 JFETの耐圧特性を向上させ、またJFE Tの安定動作を実現する。

【解決手段】 半絶縁性化合物半導体基板上に、バッフ ア層と、第1導電型のエピタキシャル成長層からなるチ ヤネル層(例InGaAs)を含む活性層と、該活性層上又は側 面に形成された第1導電型のコンタクト層を介して形成 されるソース・ドレイン電極と、第2導電型のエピタキ シャル成長層からなるゲート層(例p+GaAs) 及び該ゲー ト層上に形成されるゲート電極とを有する電界効果トラ ンジスタであって、前記第2導電型のゲート層とチャネ ル層との間に前記ゲート層からチャネル層に至る価電子 帯エネルギーを急激に下げる半導体層(例InGaP)を有 することを特徴とする。



【特許請求の範囲】

【請求項1】 半絶縁性化合物半端体基板上に、バッファ層と、第1導電型のエピタキシャル成長層からなるチャネル層を含む活性層と、該活性層上又は側面に形成された第1等電型のコンタクト層を介して形成されるソース・ドレイン電極と、第2導電型のエピタキシャル成長層からなるゲート層及び該ゲート層上に形成されるゲート電極とを有する電界効果トランジスタであって、前記第2等電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層を有することを特徴とする電界効果トランジスタ。

【詩求項2】 価電子帯エネルギーを急激に下げる半導体層が!nGaPからなる層であることを特徴とする詩求項1に記載の電界効果トランジスタ。

【請求項3】 前記第1導電型がn型であり、第2導電型がp型である請求項1又は2に記載の電界効果トランジスタ。

【詩求項4】 前記チャネル層がInGaAsまたはGaAsで構成され、第2導電型のゲート層がGaAs、AIGaAs、InGaAsもしくはInGaP層から構成されていることを特徴とする詩求項1乃至3のいずれが1項に記載の電界効果トランジスタ。

【請求項5】 価電子帯エネルギーを急激に下げる半導体層上に第1リセスを形成する半導体層と、該半導体層上に前記第1リセスより広い第2リセスを形成する半導体層が形成されており、前記第2導電型のゲート層が第1リセス内に形成されてなることを特徴とする諸求項1乃至4のいずれか1項に記載の電界効果トランジスタ。【請求項6】 価電子帯エネルギーを急激に下げる半導体層上に、ソース・ドレイン電極に対してオーミックコンタクトを与える半導体層が形成されてなり、該半導体層により形成される1段のリセス内に前記第2導電型の

【請求項7】 ソース・ドレイン電極に対してオーミックコンタクトを与える半導体層が価電子帯エネルギーを 急激に下げる半導体層上に再成長形成されたものである 請求項6に記載の電界効果トランジスタ。

ゲート層が形成されてなることを特徴とする請求項1万

至4のいずれか1項に記載の電界効果トランジスタ。

【請求項 8】 ソース・ドレイン電極に対してオーミックコンタクトを与える半導体層が、IngaPからなる価電子帯エネルギーを急激に下げる半導体層上に連続してエピタキシャル成長されたものであり、該IngaP層をエッチングストッパ層として前記オーミックコンタクトを与える半導体層をウエットエッチングしてリセスを形成し、該形成されたリセスに第2導電型のゲート層が再成長形成されてなることを特徴とする請求項5に記載の電界効果トランジスタ。

【諸求項 9】 ソース・ドレイン電極に対してオーミックコンタクトを与える半導体層が、少なくともチャネル

周を含む活性層のソース・ドレイン電極形成領域を選択的に除去した後に再成長形成されてなる請求項1万至4のいずれか1項に記載の電界効果トランジスタ。

【請求項10】 チャネル上に形成される活性層の半導体層が、少なくともIn、Ga、Pを構成成分とする層のみで形成されていることを特徴とする請求項5乃至9のいずれか1項に記載の電界効果トランジスタ。

【請求項11】 前記活性層の一部又は全てが、バッファ層上に形成される半端体層に凹部を形成した後に、前記第2等電型のゲート層と共に該凹部内に再成長形成されたものである請求項1乃至4のいずれか1項に記載の電界効果トランジスタ。

【請求項12】 前記形成した凹部に露出する半導体層が、AIを含まない半導体層である請求項11に記載の電界効果トランジスタ。

【請求項13】 前記凹部を形成する半導体層が、チャネル層と、該チャネル層上に形成されるエッチングストッパ層と、該ストッパ層上に形成されるソース・ドレイン電極用のオーミックコンタクト層であり、前記凹部をエッチングストッパ層上のオーミックコンタクト層に形成したことを特徴とする請求項11又は12に記載の電界効果トランジスタ。

[請求項14] 前記凹部を形成する半導体層が、ソース・ドレイン電優用のオーミックコンタクト層であり、該形成した凹部に活性層の全てを再成長形成することを特徴とする請求項11又は12に記載の電界効果トランジスタ。

【請求項15】 前記第2導電型のゲート層が価電子帶エネルギーを急激に下げる半導体層に接して形成されてなる請求項1乃至14のいずれか1項に記載の電界効果トランジスタ。

[請求項16] 活性層上に形成される第2築電型のゲート層もしくはソース・ドレイン電極用のコンタクト層のいずれかー方又は両方が前記価電子帯エネルギーを急激に下げる半導体層上にInGaAsP層を介して形成されていることを特徴とする請求項5乃至8のいずれか1項に記載の電界効果トランジスタ。

【請求項17】 半絶縁性化合物半導体基板上に、第1 導電型のパッファ層、チャネル層を含む活性層、及びソ ースドレイン電極用のコンタクト層を順次エピタキシャル成長させる工程と、前記コンタクト層中に広い第2の リセスを形成する工程と、この第2のリセス内に露出した活性層に第1のリセスを形成する工程と、該第1のリ セス内に第2導電型を有するゲート層を選択的に再成長 させる工程とを含み、前記第2導電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電 子帯エネルギーを急激に下げる半導体層を設けることを 特徴とする電界効果トランジスタの製造方法。

【請求項18】 価電子帯エネルギーを急激に下げる半 媒体層がIn Ga Pからなる層であり、該In Ga P層 をエッチングストッパ層として前記第1のリセスをウエットエッチングにより形成することを特徴とする請求項17に記載の電界効果トランジスタの製造方法。

【請求項19】 価電子帯エネルギーを急激に下げる半 媒体層が1nGaPからなる層であり、該1nGaP層 上に1nGaAsP層を含む活性層と該活性層上に前記 コンタクト層を形成する工程と、該1nGaP層をエッ チングストッパ層として前記1nGaAsP層を含む活 性層中に第1のリセスをウェットエッチングする工程を 含むことを特徴とする請求項17に記載の電界効果トラ ンジスタの製造方法。

【請求項21】 半絶縁性化合物半導体基板上に、第1 導電型のバッファ層、チャネル層を含む活性層、及びソースドレイン電極用のコンタクト層を頂次エピタキシャル成長させる工程と、少なくとも前記コンタクト層中にリセスを形成する工程と、該リセス内に第2導電型を有するゲート層を選択的に再成長させる工程とを含み、前記第2導電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層を設けることを特徴とする電界効果トランジスタの製造方法。

【請求項22】 価電子帯エネルギーを急激に下げる半 媒体層が In GaPからなる層であり、該 In GaP層 をエッチングストッパ層として前記コンタクト層中にリ セスをウエットエッチングにより形成することを特徴と する請求項21に記載の電界効果トランジスタの製造方 法。

【請求項23】 価電子帯エネルギーを急激に下げる半 媒体層がIn GaPからなる層であり、該In GaP層 上にIn GaAs P層を介して前記コンタクト層を形成 する工程と、該In GaP層をエッチングストッパ層と して前記コンタクト層及びIn GaAsP層中にリセス をウエットエッチングする工程を含むことを特徴とする 請求項20に記載の電界効果トランジスタの製造方法。

【請求項24】 チャネル層上に形成される活性層の半 導体層が、少なくともIn、Ga、Pを構成成分とする 層のみで形成することを特徴とする請求項2175至23 のいずれか1項に記載の電界効果トランジスタの製造方 法。

イン領域を選択的に除去する工程と、該除去領域にソース・ドレイン電極用のオーミックコンタクト層を再成長 形成する工程と、該オーミックコンタクト層上にソース 及ドレインの各電極を形成する工程とを含み、前記第2 等電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる 半導体層を設けることを特徴とする電界効果トランジス タの製造方法。

【請求項26】 価電子帯エネルギーを急激に下げる半 媒体層がInGaPからなる層であり、該InGaP層 をエッチングストッパ層として前記ゲート層をウェット エッチングすることを特徴とする請求項25に記載の電 界効果トランジスタの製造方法。

【請求項27】 チャネル層上に形成される活性層の半 導体層が、少なくともIn、Ga、Pを構成成分とする 層のみで形成することを特徴とする請求項25又は26 に記載の電界効果トランジスタの製造方法。

【請求項28】 半絶縁性化合物半導体基板上に、第1 導電型のバッファ層、チャネル層を含む活性層、及び第 2導電型を有するゲート層を順次候層する工程と、前記 ゲート層を所望形状にパターニングする工程と、前記活 性層のソースびドレイン領域を選択的に除去する工程 と、該除去領域にソース・ドレイン電極用のオーミック コンタクト層を再成長形成する工程と、前記ゲート層上 にゲート電極を形成する工程と、前記オーミックコンタクト層上にソース及ドレインの各電極を形成する工程と を含み、前記第2導電型のゲート層とチャネル層との間 に前記ゲート層からチャネル層に至る価電子帶エネルギーを急激に下げる半導体層を設けることを特徴とする電 界効果トランジスタの製造方法。

【請求項29】 価電子帯エネルギーを急激に下げる半 築体層がIn Ge Pからなる層であり、該In Ge P層 をエッチングストッパ層として前記ゲート層をウエット エッチングにより所望形状にパターニングすることを特 徴とする請求項28に記載の電界効果トランジスタの製造方法。

【請求項30】 前記ゲート電極は、活性層のソース・ドレイン領域を選択的に除去する前に形成することを特徴とする請求項28又は29に記載の電界効果トランジスタの製造方法。

【請求項31】 前記ゲート電極は、ソース・ドレイン 電極用のオーミックコンタクト層形成後に形成すること を特徴とする請求項28又は29に記載の電界効果トラ ンジスタの製造方法。

【請求項32】 チャネル層上に形成される活性層の半 準体層が、少なくともIn、Ga、Pを構成成分とする 層のみで形成することを特徴とする請求項28乃至31 のいずれが1項に記載の電界効果トランジスタの製造方 法

【請求項33】 半絶縁性化合物半導体基板上に、第1

準電型のバッファ層、チャネル層を含む活性層、及び第2 準電型を有するゲート層を順次機層する工程と、前記ゲート層上にゲート電極を設ける工程と、前記ゲート電をマスクにしてゲート電極下以外のゲート層をエッチングして除去する工程と、前記活性層のソース及びドレイン領域にソース・ドレイン電極用のオーミックコンタクト層上にソース及ドレインの各電極を形成する工程とを含み、前記第2 準電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層を設けることを特徴とする電界効果トランジスタの製造方法。

【請求項34】 価電子帯エネルギーを急激に下げる半 築体層が In GaP からなる層であり、該 In GaP 層 をエッチングストッパ層として前記ゲート層をウエット エッチングによりエッチングすることを特徴とする請求 項33に記載の電界効果トランジスタの製造方法。

【請求項35】 価電子帯エネルギーを急激に下げる半 築体層が In Ga P からなる層であり、該 In Ga P 層上に In Ga As P 層を介して前記第2導電型のゲート層が形成され、該 In Ga As P 層をエッチングストッパ層として前記ゲート層をウエットエッチングにより所望形状にパターニングすることを特徴とする請求項33に記載の電界効果トランジスタの製造方法。

【請求項36】 チャネル層上に形成される活性層の半 導体層が、少なくともIn、Ga、Pを構成成分とする 層のみで形成することを特徴とする請求項33乃至35 のいずれか1項に記載の電界効果トランジスタの製造方法。

【請求項37】 半絶縁性化合物半導体基板上に、第1 導電型のバッファ層、チャネル層を含む活性層、及び第 2導電型を有するゲート層を順次緩層する工程と、前記 ゲート層を所望形状にパターニングする工程と、前記活 性層のソース及びドレイン領域にソース・ドレイン電極 用のオーミックコンタクト層を再成長形成する工程と、 前記ゲート層上にゲート電極を形成する工程と、前記オーミックコンタクト層上にソース及ドレインの各電極を 形成する工程とを含み、前記第2導電型のゲート層とチャネル層に可るに 中ネル層との間に前記ゲート層からチャネル層に至る価 電子帯エネルギーを急激に下げる半導体層を設けること を特徴とする電界効果トランジスタの製造方法。

【請求項38】 価電子帯エネルギーを急激に下げる半 連体層が1mGaPからなる層であり、該1mGaP層 をエッチングストッパ層として前記ゲート層をウエット エッチングにより所望形状にパターニングすることを持 数とする請求項37に記載の電界効果トランジスタの製 造方法。

【請求項39】 価電子帯エネルギーを急激に下げる半 築体層がInGaPからなる層であり、該InGaP層 上にInGaAsP層を介して前記第2英電型のゲート 層が形成され、該 In GaAs P層をエッチングストッパ層として前記ゲート層をウエットエッチングにより所望形状にパターニングすることを特徴とする詰求項37に記載の電界効果トランジスタの製造方法。

【請求項40】 前記ゲート電極は、ソース・ドレイン 電極用のオーミックコンタクト層形成前に形成すること を特徴とする請求項37乃至39のいずれか1項に記載 の電界効果トランジスタの製造方法。

【請求項41】 前記ゲート電極は、ソース・ドレイン 電極用のオーミックコンタクト層形成後に形成すること を特徴とする諸求項37乃至39のいずれか1項に記載 の電界効果トランジスタの製造方法。

【請求項42】 チャネル周上に形成される活性層の半 等体層が、少なくともIn、Ga、Pを構成成分とする 層のみで形成することを特徴とする請求項37乃至41 のいずれか1項に記載の電界効果トランジスタの製造方 法。

[請求項45] 前記第2導電型のゲート層を価電子帯 エネルギーを急激に下げる半導体層に競いて再成長形成 することを特徴とする請求項43又は44に記載の電界 効果トランジスタの製造方法。

【請求項46】 半絶縁性化合物半導体基板上に、第1 第電型のバッファ層、エッチングストッパ層と、該ストッパ層上に形成されるソース・ドレイン電極用のオーミックコンタクト層とを順次エピタキシャル成長させる工程と、該オーミックコンタクト層上にゲート領域を開口するマスク層を形成する工程と、該マスク層の開口部に露出するオーミックコンタクト層を除去して凹部を形成する工程と、該形成された凹部にチャネル層を含む第1 第電型の半導体層と、第2導電型のゲート層をエピタキシャル成長させる工程を含み、前記第2導電型のゲート層をエピタキシャル成長させる工程を含み、前記第2導電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に 至る価電子帯エネルギーを急激に下げる半導体層を前記 凹部に成長させる第1 導電型の半導体層中に設けること を特数とする電界効果トランジスタの製造方法。

【請求項47】 価電子帶エネルギーを急激に下げる半 築体層が1nGaPからなる層であることを特徴とする 請求項45に記載の電界効果トランジスタの製造方法。

【請求項48】 前記第2導電型のゲート層を価電子帶エネルギーを急激に下げる半導体層に続いて再成長形成することを特徴とする請求項46又は47に記載の電界効果トランジスタの製造方法。

【請求項49】 前記第1 準電型が n型であり、第2 準電型が n型である請求項17万至48のいずれか1項に記載の電界効果トランジスタの製造方法。

【請求項50】 前記チャネル層がInGaAsまたは GaAsで構成され、第2導電型のゲート層がGaA s、AIGaAs、InGaAsもしくはInGaP層 から構成されていることを特徴とする請求項17乃至4 9のいずれか1項に記載の電界効果トランジスタの製造 ち注

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、極界効果トランジスタ(Field Effect Transistor;『FET』)に関し、特にヘテロ接合FETに関するものである。

100021 【従来の技術】G a A s 系、I n P系III - V 族化合物 半導体を用いたHEMTに代表されるヘテロ接合FET は低難者、高出力、高効率の高周波デバイスとして広い 用途に採用されている。図6.1は、例えば特闘平1ロー 54924号公報に示されたFETの断面構造である。 図 5 1 において、1 0 0 5 は半絶縁性G a A s 基板、1 ○○4は半絶縁性GaAs萎板1005の上に形成され たバッファ層、1003はバッファ層1004の所定額 域に形成されたn-GaAs活性層、1007はバッフ ァ暦1004のn-GaAs活性暦1003が形成され ていない領域に形成されたn+オーミックコンタクト領 域、1002は上記n-GaAs活性層1003の上に 形成されたn-AlGaAsエッチングストッパ層、1 OO1は上記n-AIGSASエッチングストッパ層1 002の所定領域に形成されたi-GsAs層、100 8は上記 i ~ G s A s 層 1 0 0 1 の上に形成されたS i ○2絶縁膜、1015及び1016は上記n+オーミック コンタクト領域1007の上に形成されたAu Ge系金 属よりなるソース・ドレイン電極であり、1017はp +型半導体よりなるゲート層である。以上のようにゲー ト領域に pn接合を有するFETはJFET (Junction Field Effect Transistor) として知られており、その pn接合をバイアスし、ゲート直下の空間電荷領域幅を 制御することによってドレイン電流が制御されるもので ある.

【0003】次に上記半導体装置の製造方法を図62~54を参照して説明する。まず、第1ステップはエピタキシャル結晶成長法により順次1001~1005層を形成する。上記i-GsAs層1005の上の所定部分にイオン注入・アニール法を用いてn・オーミックコンタクト領域1007を形成する。その後半導体基板全面にSiO2絶縁隊1008を堆積し、レジストマスク1009を用いてSiO2隊1008を開口し、更にi-GsAs層1001をドライエッチングすることにより、ゲート領域を形成する(図62)。

[0004] 次に、上記ゲート領域にSiO2絶縁膜 1 008をマスクとしてMOCVD (Metal Organic Chemical Vapor Deposition) 法もしくはCBE (Chemical BeamEpitaxy) 法を用いて、p+型の伝導を示す半導体層 1 00 7 を形成する(図63)。その後、フォトレジスト 1 0 1 4 をマスクとしてSiO2絶縁膜 1 00 8のソース・ドレイン電極形成部を開口し(図64)、該フォトレジスト 1 0 1 4 を用いて悪者/リフトオフ法にてAu Ge 系金属よりなるドレイン電極 1 0 1 5、ソース電極 1 0 1 5を形成することで、図 5 1 に示す半導体装置が得られる。

[0005]

【発明が解決しようとする課題】従来の半導体装置、及びその製造方法は以上のように構成されている。しかし、p+型の伝導を示す半導体層を形成する際、A + G a A s 上に形成すると、A + G a A s とG a A s 間もしくはA + G a A s と I n G a A s 間の価電子帯のエネルギー不連転量が小さいため、電圧を印加したときにホールの注入が起き、F E T の耐圧特性の劣化や動作の不安定化がおこる。

【0006】又、AIが酸化されて遠い自然酸化楔が形成されるため、p+型半導体のモフォロジーが悪い。さらにAIGaAs上にp+型の半導体を形成するとその界面に多数の界面準位が存在する。これらはこの半導体装置を高周波デバイスとして使用する際に高周波特性を大きく劣化させる。

【0007】また、p・型半導体を成長させるAIGe As 層表面をトライエッチングで形成するために、AIG a As 層にダメージが生まれる。そして、このドライエッチング法での両物質間の選択性はあまり良くない。このため、FETを製造した時高周波特性の劣化および特性のばらつきが生じる。

【0008】 FETの各部分に生じる分布常数的な電気 抵抗にはオーミック電極からチャネル層へのコンタクト 抵抗、ゲート下のシート抵抗がある。そして、FETの オン抵抗はソース電極からドレイン電極までの全抵抗で ある。1996年 IEEEGe As IC Sympo sium 頁119に記載されているように、低いオン 抵抗は低電圧動作において高出力、高効率を得るために 重要である。しかし、従来構造においてはオーミック電 極からチャネル層へのコンタクト抵抗も高い。

【0009】本発明の第1の目的は、JFETの耐圧特性を向上させ、またJFETの安定動作を実現することである。第2の目的は、p+型の伝導を示す半導体形成時のモフォロジーを改善し、また界面準位を無くすことによりJFETの高周波特性を高めることである。第3の目的は、半導体物質の製造法を改良することによりJFETを製造した時高周波特性の劣化および特性のばらつきを無くすことである。第4の目的は、エピタキシャル構造に変化を加えることにより、キャップ層からチャネル層へのコンタクト抵抗を低減することである。第5の目的は、半導体物質を形成するときに構造制御の容易な構造を実現することである。第5の目的は、FETのゲート形成において均一性がよく、構造制御が容易な製造方法を提供することである。

[0010]

【課題を解決するための手段】本発明の電界効果トランジスタは、半絶縁性化合物半導体基板上に、バッファ層と、第1 導電型のエピタキシャル成長層からなるチャネル層を含む活性層と、該活性層上又は側面に形成された第1 導電型のコンタクト層を介して形成されるソース・ドレイン電極と、第2 導電型のエピタキシャル成長層からなるゲート層及び該ゲート層上に形成されるゲート電極とを有する電界効果トランジスタであって、前記第2 導電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層(以下、「エネルギー不連続層」と称す)を有することを特徴とする。

【0011】本発明の電界効果トランジスタでは、

(1) 前記エネルギー不連続層がInGaPからなる層であること、(2) 前記第1 導電型がn型であり、第2 導電型がp型であること、(3) 前記チャネル層がInGaAsまたはGaAsで構成され、第2 導電型のゲート層がGaAs、AlGaAs、InGaAsもしくエトのGaP層から構成されていること、(4) 前記記第1 リセスを形成する半導体層と、該半導体層上に前記第1 リセスより広い第2 単電型のゲート層が第1 リセス内に形成されてなること、(5) 前記エネルギー不連続層上に、ソース・ドレイン電極に対してオーミックコンタクトを与える半導体層が形成されてなり、該半導体層により形成される1 段のリセス内にが記第2 導電型のゲート層が形成されてなること、

(5) 前記 (5) において、ソース・ドレイン電極に対してオーミックコンタクトを与える半導体層が前記エネルギー不連続層上に再成長形成されたものであること、

(7) 前記(5)において、ソース・ドレイン電極に対してオーミックコンタクトを与える半導体層が前記しの GaPからなるエネルギー不連続層上に連続してエピタ キシャル成長されたものであり、該しnGaP層をエッ

チングストッパ層として前記オーミックコンタクトを与 える半導体層をウェットエッチングしてリセスを形成 し、該形成されたリセスに第2導電型のゲート層が再成 長形成されてなること、(8)ソース・ドレイン電極に 対してオーミックコンタクトを与える半導体層が、少な くともチャネル層を含む活性層のソース・ドレイン電極 形成領域を選択的に除去した後に再成長形成されてなる こと、(9)上記(4)~(8)において、チャネル上 に形成される活性層の半導体層が、少なくともIn、G e、Pを構成成分とする層のみで形成されていること (10) 前記活性層の一部又は全てが、バッファ層上に 形成される半導体層に凹部を形成した後に、前記第2導 電型のゲート層と共に該凹部内に再成長形成 されたもの であること、(1 1)前記(1 0)において、前記形成 した凹部に露出する半導体層が、AIを含まない半導体 層であること、(12) 前記(10) 又は(11) にお いて、前記凹部を形成する半導体層が、チャネル層と、 該チャネル層上に形成されるエッチングストッパ層と、 該ストッパ層上に形成されるソース・ドレイン電極用の オーミックコンタクト屋であり、前記凹部をエッチング ストッパ層上のオーミックコンタクト層に形成したこ と、(13) 前記(10) 又は(11) において、前記 凹部を形成する半導体層が、ソース・ドレイン電極用の オーミックコンタクト層であり、該形成した凹部に活性 層の全てを再成長形成したこと、(14) 前記第2導電 型のゲート層が前記エネルギー不連続層に接して形成さ れてなること、(15)前記(4)~(7)において、 活性層上に形成される第2導電型のゲート層もしくはソ ース・ドレイン電極用のコンタクト層のいずれか一方又 は両方が前記価電子帯エネルギーを急激に下げる半導体 眉上に In GaAs P層を介して形成されていること、 を特徴とする電界効果トランジスタが提供される。

【OO12】また本発明は、上記電界効果トランジスタの製造方法に関するものであり、以下の態様を含むものである。

【0013】(a) 半絶緑性化合物半導体基板上に、第1導電型のパッファ層、チャネル層を含む活性層、及びソースドレイン電極用のコンタクト層を順次エピタキシャル成長させる工程と、前記コンタクト層中に広い第2のリセスを形成する工程と、ごの第2の内に露出のした活性層に第1のリセスを形成する工程と、該第1のリセス内に第2導電型を有するゲート層を選択的に再成長させる工程とを含み、前記第2導電型のゲート層と手ャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層(エネルデーを急激に下げる半導体層(エネルデー不連続層)を設けることを特徴とする電界効果トラーのの製造方法であり、該エネルギー不連続層が1nGaP層をエッチングスタの製造方法であり、該1nGaP層をエッチングにより形成する製造方法、あるいは前記1nGaP層としてが記算方法、あるいは前記1nGaP層と

に、該1mGaP層上に1mGaAsP層を含む活性層と該活性層上に前記コンタクト層を形成する工程と、該 1mGaP層をエッチングストッパ層として前記1mG aAsP層を含む活性層中に第1のリセスをウエットエッチングする工程を含む製造方法、及びチャネル層上に 形成される活性層の半導体層が、少なくとも1m、Ga、Pを構成成分とする層のみで形成することを特徴とする種男効果トランジスタの製造方法。

【0014】(b) 半絶縁性化合物半導体基板上に、第 1導電型のバッファ層、チャネル層を含む活性層、及び ソースドレイン電極用のコンタクト層を順次エピタキシ ャル成長させる工程と、少なくとも前記コンタクト層中 にりセスを形成する工程と、該リセス内に第2導電型を 有するゲート層を選択的に再成長させる工程とを含み、 前記第2導電型のゲート層とチャネル層との間に前記ゲ - ト層から チャネル層に至る価電子帯 エネルギーを急激 に下げる半導体層(エネルギー不連続層)を設けること を特徴とする電界効果トランジスタの製造方法であり、 該エネルギー不連続層!nGaPからなる層であり、該 LnGsP層をエッチングストッパ層として前記コンタ クト層中にりセスをウエットエッチングにより形成する 製造方法、あるいは該InGaP層上にInGaAsP 層を介して前記コンタクト層を形成する工程と、該 nn GaP層をエッチングストッパ層として前記コンタクト 層及び In GaAsP層中にリセスをウエットエッチン グする工程を含むことを特徴とする製造方法、及びチャ ネル暦上に形成される活性層の半導体層が、少なくとも In、Ga、Pを構成成分とする層のみで形成すること を特徴とする電界効果トランジスタの製造方法。

【0015】(c) 半絶縁性化合物半導体基板上に、第 1 導電型のバッファ層、チャネル層を含む活性層、及び 第2導電型を有するゲート層を順次秩層する工程と、前 記ゲート層上にゲート電極を設ける工程と、前記ゲート **竜極をマスクにしてゲート竜極下以外のゲート層をエッ** チングして除去する工程と、前記活性*層のソース*及びド レイン領域を選択的に除去する工程と、該除去領域にソ - ス・ドレイン電極用のオーミックコンタクト層を再成 長形成する工程と、該オーミックコンタクト層上にソー ス及ドレインの各電極を形成する工程とを含み、前記第 2英電型のゲート層とチャネル層との間に前記ゲート層 からチャネル層に至る価電子帯エネルギーを急激に下げ る半導体層(エネルギー不連続層)を設けることを特徴 とする電界効果トランジスタの製造方法であり、該エネ ルギー不連続層が1mGaPからなる層であり、該1m GaP層をエッチングストッパ層として前記ゲート層を ウエットエッチングすることを特徴とする製造方法、及 びチャネル層上に形成される活性層の半導体層が、少な くともIn、Ga、Pを構成成分とする層のみで形成す ることを特徴とする電界効果トランジスタの製造方法。 【0016】(d) 半絶縁性化合物半導体基板上に、第

1 導電型のバッファ層、チャネル層を含む活性層、及び 第2導電型を有するゲート層を順次接層する工程と、前 記ゲート層を所望形状にパターニングする工程と、前記 活性層のソース及びドレイン領域を選択的に除去する工 程と、該除去領域にソース・ドレイン電極用のオーミッ クコンタクト層を再成長形成する工程と、前記ゲート層 上にゲート電極を形成する工程と、前記オーミックコン タクト層上にソース及ドレインの各電極を形成する工程 とを含み、前記第2導電型のゲート層とチャネル層との 間に前記ゲート層からチャネル層に至る価電子帯エネル ギーを急激に下げる半導体層(エネルギー不連続層)を 設けることを特徴とする電界効果トランジスタの製造方 法であり、該エネルギー不連続層が!n Ga Pからなる 層であり、該InGaP層をエッチングストッパ層とし て前記ゲート層をウェットエッチングにより所望形状に パターニングすることを特徴とする製造方法。前記ゲー ト電極は、活性層のソース・ドレイン領域を選択的に除 去する前に形成する、あるいはソース・ドレイン電極用 のオーミックコンタクト層形成後に形成することができ る。チャネル暦上に形成される活性層の半導体層は、少 なくともIn、Ga、Pを構成成分とする層のみで形成 することができる.

【0017】(e) 半絶縁性化合物半導体基板上に、第 1 導電型のバッファ層、チャネル層を含む活性層、及び 第2導電型を有するゲート層を順次積層する工程と、前 記ゲート樹上にゲート電極を設ける工程と、前記ゲート 電極をマスクにしてゲート電極下以外のゲート層をエッ チング して除去する工程と、前記活性層のソース及びド レイン領域にソース・ドレイン電極用のオーミックコン タクト層を再成長形成する工程と、該オーミックコンタ クト層上にソース及ドレインの各電機を形成する工程と を含み、前記第2導電型のゲート層とチャネル層との間 に前記ゲート層からチャネル層に至る価電子帯エネルギ - を急激に下げる半導体層(エネルギー不連続層)を設 けることを特徴とする電界効果トランジスタの製造方法 であり、該エネルギー不連統層がInGaPからなる層 であり、該InGaP層をエッチングストッパ層として 前記ゲート層をウエットエッチングによりエッチングす る、あるいは該InGaP層上にInGaAsP層を介 して前記第2導電型のゲート層が形成され、該In Ga AsP層をエッチングストッパ層として前記ゲート層を ウエットエッチングにより所望形状にパターニングする ことを特徴とする製造方法、及びチャネル層上に形成さ れる活性層の半導体層が、少なくともIn、Ga、Pを 構成成分とする層のみで形成することを特徴とする電界 効果トランジスタの製造方法。

【0018】(f) 半絶縁性化合物半導体基板上に、第 1導電型のパッファ層、チャネル層を含む活性層、及び 第2導電型を有するゲート層を順次秩層する工程と、前記ゲート層を所望形状にパターニングする工程と、前記 活性層のソース及びドレイン領域にソース・ドレイン電 極用のオーミックコンタクト層を再成長形成する工程 と、前記ゲート層上にゲート電極を形成する工程と、前 記オーミックコンタクト層上にソース及ドレインの各種 極を形成する工程とを含み、前記第2導電型のゲート層 とチャネル層との間に前記ゲート層からチャネル層に至 る価電子帯エネルキーを急激に下げる半導体層(エネル ギー不連続層)を設けることを特徴とする電界効果トラ ンジスタの製造方法であり、該エネルギー不連続層がエ nGaPからなる層であり、該1nGaP層をエッチン グストッパ層として前記ゲート層をウエットエッチング により所望形状にパターニングする、あるいは該1nG a P層上にIn GaAs P層を介して前記第2導電型の ゲート層が形成され、該LnGaAsP層をエッチング ストッパ層として前記ゲート層をウエットエッチングに より所望形状にパターニングすることを特徴とする製造 方法。前記ゲート電極は、ソース・ドレイン電極用のオ ーミックコンタクト層形成前に形成するが、ソース・ド レイン電極用のオーミックコンタクト層形成後に形成す ることができる。チャネル層上に形成される活性層の半 導体層は、少なくとも In、 Ga、 Pを構成成分とする 層のみで形成することができる。

【0019】(ε)半絶縁性化合物半導体基板上に、第 1 導電型のバッファ層、チャネル層と、該チャネル層上 に形成されるエッチングストッパ層と、該ストッパ層上 に形成されるソース・ドレイン電極用のオーミックコン タクト層とを順次エピタキシャル成長させる工程と、該 オーミックコンタクト層上にゲート領域を開口するマス ク層を形成する工程と、該マスク層の開口部に露出する オーミックコンタクト層を除去して凹部を形成する工程 と、該形成された凹部に第1導電型の半導体層と、第2 **導電型のゲート層をエピタキシャル成長させる工程を含** み、前記第2導電型のゲート層とチャネル層との間に前 記ゲート層からチャネル層に至る価電子帯エネルギーを 急激に下げる半導体層(エネルギー不連続層)を前記四 部に成長させる第1導電型の半導体層中に設けることを 特徴とする電界効果トランジスタの製造方法であり、該 エネルギー不連続層がInGaPからなる層であること を特徴とする製造方法。前記第2導電型のゲート層を価 電子帯エネルギーを急激に下げる半導体層に続いて再成 長形成することができる。

【0020】(h) 半絶縁性化合物半導体基板上に、第 1 導電型のバッファ層、エッチングストッパ層と、該ストッパ層上に形成されるソース・ドレイン電極用のオーミックコンタクト層とを順次エピタキシャル成長させる 工程と、該オーミックコンタクト層上にゲート領域を開口するマスク層を形成する工程と、該マスク層の開口部に露出するオーミックコンタクト層を除去して凹部を形成する工程と、該形成された凹部にチャネル層を含む第 1 導電型の半導体層と、第2 導電型のゲート層をエピタ キシャル成長させる工程を含み、前記第2 導電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層(エネルギー不連続層)を前記凹部に成長させる第1 導電型の半導体層中に設けることを特徴とする電界効果トランジスタの製造方法であり、エネルギー不連続層が1nGョアからなる層であることを特徴とする製造方法。前記第2 導電型のゲート層を価電子帯エネルギーを急激に下げる半導体層に続いて再成長形成することができる。

【0021】(i)上記(a)~(h)において、前記 第1 築電型が n型であり、第2 英電型が p型である電界 効果トランジスタの製造方法。

【0022】(j)上記(a)~(i)において、前記チャネル層がIn Ga A s またはGa A s で構成され、第2 築電型のゲート層がGa A s、A t Ga A s、In Ga A s もしくは In Ga P 層から構成されていることを特徴とする電異効果トランジスタの製造方法。

[0023]

【発明の実施の形態】図1は、本発明の一構成になる電 界効果トランジスタのエネルギーパンド図を模式的に示 したものである。この例では、チャネル層として1mG aAsを、ゲート層としてp+GaAsとした場合を例 に説明する。前記従来技術では、p+GaAsゲート層 はAIGaAs層上に形成されており、価電子帯エネルギーはチャネル層に向かってなだらかに減少している (波線)。これに対して、1mGaP層上にp+GaAsゲート層を形成した本発明になる電界効果トランジスタでは、その界面で価電子帯エネルギーが急激に低下ジスタでは、その界面で価電子帯エネルギーが急激に低下ジスタでは、ゲート電圧印加時に正孔がチャネルに到達し にくくなり、アパランシェ降伏が起きにくくなる。その 結果、高耐圧で安定動作するJFETを提供できる。

【00.24】尚、In Ga P層は従来よりAs 系材料との高いエッチング選択比が得られることからエッチングストッパ層として利用することは知られていたが、本発明ののようなJFETにおいて、異なる基電型のゲート層とチャネル層との間に形成することで、上記のような効果が得られることは全く知られておらず、この様な効果は本発明者らが初めて見出したものである。

【0025】また本発明では、このInGaP層とゲート層との間にInGaAsP層を介在させても、上記の効果は提なわれるものではない。

[0027]

【実施例】以下、本発明の実施の形態について添付の図面を参照しながら説明するが、本発明は、これらのみに限定されるものではない。

【0028】実施例1

図 2 は本発明の第1の実施の形態の構造を示す断面図、 図 3〜図らは同形態の製造過程における断面図である。 以下、図 2〜図らを参照して第1の実施の形態について 説明する。

【0029】半絶縁性GaAs基板101上に、膜厚4 00nmのGaAsバッファ層102、膜厚100nm のアンドープAI0.2Gs0.8Asパッファー磨103、 Siを4×1018cm-3ドープした膜厚4nmのAi 0.2G a 0.8 A s 電子供給層 1 O 4、 膜厚 2 n m のアンド ー JA 10.2G a0.8As スペーサ磨105、膜厚15 n mのアンドーブ L n 0.2G a 0.8As チャネル層 1 O 6、 膜厚2 n mのアントープA I 0.2G a 0.8A s スペーサ層 107、Siを4×1018cm-3ドープした膜厚9nm のA I 0.2G a 0.8A s電子供給層 1 O 8、膜厚 1 7 n m のアンドーブ In 0.49G a 0.51P層1 O 9、膜厚3 O n mのアンドープGaAs埋め込み層110、Siを4× 1 018cm-3ドープした映厚6 n mのA 10.2G a0.8A sワイドリセスストッパ層111、S;を4×1018c m-3ドープした映摩100ヵmのGaAsキャップ雇1 1 2 を順次分子線成長 (MBE) 法または有機金属気相 成長(MO CV D)法によりエピタキシャル成長する。 図3はエピタキシャル成長後の構造を示している。

【0030】次に、図4に示すように、作成したウェハ上にワイドリセス(第2のリセス)が開口したマスク191を形成し、AI0.2Ga0.8Asワイドリセスストッパ層111をエッチングストッパ層に用いてGaAsキャップ層112層を選択的にエッチングする。このような選択エッチングはECRエッチング装置またはRIE装置を用い、ハロゲン元素として塩素のみを含んだ塩化ガスとフッ素のみを含んだフッ化物ガスとの混合ガス(例えばBCI3+SF6など)を導入したドライエッチングにより可能である。

【0031】表面に露出している部分のAI0.2 Ga0.8 Asワイドリセスストッパ層 1 1 1 とマスク191を除去した後、全面にSiO2 楔181を作成する。新たにゲートリセス部(第1のリセス)が開口したマスク192を形成し、SiO2 楔181をエッチングする。さらに、In0.49 Ga0.51 P層109をストッパ層に用いて 楔厚30 nmのアンドーブGaAs埋め込み層110を 例えば硫酸系のエッチャントにより選択的にウェットエッチングする。図 5 はウェットエッチング後の構造を示している。

【0032】次に、図6に示すように、マスク192を 赊去後、表面に露出した1n0.49G a0.51P層109上 にSi02関181をマスクとして、ゲート開口部にM B E 法あるいはM O C V D 法により Z n またはCを 1 × 1 O 20 c m - 3 ドーブ した p + G a A s 層 1 2 O を成長する。

【0033】その後、p+GeAs層120の上にゲート電極171を形成する。次にAuGeを燃差リフトオフ及びアロイ(例えば400℃/1min.)を行い、オーミック電極として、ソース電極172及びドレイン電極173を形成し、図2の構造を得る。

【〇〇34】この構造を用いることによりp+型の伝導を示す半導体、すなわちp+GaAs層120形成時のモフォロジーを改善し、界面準位を無くすことによりJFETの高周波特性を高めることができる。また、InGaP層を設けたことによりJFETを製造した時、ダメージの少ないウェットエッチングが可能となり、高周波特性の劣化および特性のばらつきを無くすことができる。さらに、層にInGaP層を用いることによりJFETの耐圧特性を向上させ、またJFETの安定動作を実現することができる。そして、この構造においてより「ピタキシャル成長時にV族元素の切り替えが必要な層とチャネル層が離れているためV族元素切り替え制御がFET動作に与える影響がない。

【0035】実施例2

図7は本発明の第2の実施の形態の構造を示す断面図、図8~図11は同形態の製造過程における断面図である。以下、図7~図11を参照して第2の実施の形態について説明する。

のアンドープAI0.2Ga0.8Asバッファー暦203、 Siを4×1018cm-3ドープした膜厚4nmのAi 0.2G e 0.8A s電子供給層2 O 4、膜厚 2 n m のアンド - ブA I 0.2G a 0.8A s スペーサ層2 D 5、 関厚 1 5 n mのアンドーブ!n0.2G a0.8A s チャネル層2 0 6、 **暎厚2nmのアンドーブAI0.2Ga0.8Asスペーサ層** 207、Siを4×1018cm-3ドープした膜厚9nm のA10.2G a0.8A s電子供給層208、膜厚17 nm のアンドーブIn 0.49G a 0.51P層2 O 9、Siを4× 1018cm-3ドープした膜厚100nmのGaAsキャ ップ層212を順次分子線成長(MBE)法または有機 金属気相成長(MOCVD)法によりエピタキシャル成 長する。図8はエピタキシャル成長後の構造を示してい る.

【0037】次に、作成したウェハ上に広いりセスが開口したマスク291を形成し、1n0.49Ga0.51P層209をストッパ層に用いてGaAsキャップ層212を、例えば硫酸系のエッチャントにより選択的にウェットエッチングする。図9はウェットエッチング後の構造を示している。

【0038】マスク291を除去した後、全面にSiO2膜281を作成する。新たにゲートリセス部が開口し

たマスク292を形成し、SiO2膜281をエッチングする。図10はSiO2膜281をエッチングした後の構造を示している。次に、図11に示すように、マスク292を除去後、表面に露出したIn0.49Ga0.51P 層219上にSiO2膜281をマスクとして、ゲート 開口部にMBE法あるいはMOCV D法によりZn またはCを1×1020cm-3ドープしたp+GaAs220 層を成長する。

【0039】その後、p+GsAs220層の上にゲート電極271を形成する。次にAuGeを蒸落リフトオフ及びアロイ(例えば400℃/1min.)を行い、オーミック電極として、ソース電極272及びドレイン電極273を形成し、図7の構造を得る。

【○○4○】この構造を用いることによりp+型の伝導を示す半導体形成時のモフォロジーを改善し、界面準位を無くすことによりJFETの高周波特性を高めることができる。また、InGaP層層を設けたことによりJFETを製造した時、ダメージの少ないウエットエッチングが可能となり、高周波特性の劣化および特性のばらつきを無くすことができる。さらに、層にInGaP層を用いることによりJFETの耐圧特性を向上させ、またJFETの安定動作を実現することができる。そして、この構造においてはエピタキシャル成長時にV族元素の切り替えが必要な層とチャネル層が離れているためV族元素切り替え制御がFET動作に与える影響がない。

【0041】 実施側3

図12は本発明の第3の実施の形態の構造を示す断面図、図13~図15は同形態の製造過程における断面図である。以下、図12~図15を参照して第3の実施の形態について説明する。

【0042】半絶緑性GaAs基板301上に、膜厚400nmのGaAsバッファ層302、膜厚100nmのアンドープA10.2Ga0.8Asバッファー層303、Siを4×1018cm-3ドープした膜厚4nmのA10.2Ga0.8Asモ供給層304、膜厚2nmのアンドープA10.2Ga0.8Asチャネル層305、膜厚2nmのアンドープ110.2Ga0.8Asチャネル層305、膜厚2nmのアンドープA10.2Ga0.8Asスペーサ層307、Siを4×1018cm-3ドープした膜厚9nmのA10.2Ga0.8Asモ子供給層308、膜厚17nmのアンドープ1n0.49Ga0.51P層309、ZnまたはCを1×1020cm-3ドープしたp+GaAs層320を順次分子換減長(MBE)法または有機金属気相減長(MOCVD)法によりエピタキシャル減長3。図13はエピタキシャル減長後の構造を示している。

【0043】次に、図14に示すように、マスク391 を形成しゲート電極371を形成する。マスク除去後、ゲート電極371をマスクとしてゲート電極下以外のp+GaAs層320を例えば硫酸系のエッチャントによ り選択的にウェットエッチングする。

【0044】次に、全面にSiO2膜381を作成する。その後、図15に示すようにマスク392を形成し、381、303-309層を除去する。マスクを除去後、SiO2膜381をマスクとして、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドープしたn+GaAsオーミックコンタクト層313を埋め込み成長する。図16は層313を成長した後の構造を示している。その後、ソース電極372及びドレイン電極373を実施例1と同様に形成し、図12の構造を得る。

【0045】この構造を用いることによりソース及びドレイン電極からからチャネル層へのコンタクト抵抗を低減することができる。また、この工程ではゲート電極をマスクにしてp+GaAs層320をエッチングするため、均一性の良いゲート形成が行われる。層にInGaP層を用いることによりJFETの耐圧特性を向上させ、またJFETの安定動作を実現することができる。そして、この構造においてはエピタキシャル成長時にV族元素の切り替えが必要な層とチャネル層が離れているためV族元素切り替え制御がFET動作に与える影響がない。

[0045]実施例4

図12に示す第3の実施形態の別の製造方法を説明する。図17~図18は同形態の別の製造過程における断面図である。以下、図12、図13、図17~図18、図15、及び図16を参照して本実施例について説明する。

【0047】実施例3と同様にして図13に示す構造を 得た後、図17に示すように、作成したウェハ上にマス ク393を形成し、アンドーブIn0.49 Ga0.51 P 層 3 09をエッチングストッパ層に用いて p+GaAs 層 3 20を例えば硫酸系のエッチャントにより選択的にウェットエッチングする。

【0048】次に、図18に示すように、マスク393 を除去後、マスク394を形成しp+GsAs320層 の上にゲート電極371を形成する。

【0049】次に、マスク394を除去後、図15、図16の工程を実施例3と同様に行うことで、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドープしたn+GaAsオーミックコンタクト層313を埋め込み成長させ、ソース電極372及びドレイン電極373を形成し、図12の構造を得る。この工程においても、均一性の良いゲート形成が行われる。

【0050】実施例5

図12に示す第3の実施形態の更に別の製造方法を説明する。図19〜図20は同形態の別の製造過程における 断面図である。以下、図12、図13、図17及び図1 9〜図20を参照して本実施例について説明する。 【0051】実施例3と同様にして図13に示す構造を 得た後、図17に示すように実施例4と同様にマスク3 93を形成し、アンドーブ1 n0.49Ga0.51P層309 をエッチングストッパ層に用いてp+GaAs層320 を別えば破骸系のエッチャントにより選択的にウェット エッチングする。

【0052】次に、マスクを除去後、全面にSiO2棋382を作成する。その後、図19に示すようにマスク395を形成し、382、303-309層を除去する。マスク395を除去後、SiO2棋382をマスクとして、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドープしたの+GaAsオーミックコンタクト層313を埋め込み成長する。図20は層313成長後の構造を示している。その後、ゲート電極371、ソース電極372及びドレイン電極373を形成し、図12の構造を得る。

[0053] 実施保6

図21は本発明の第4の実施の形態の構造を示す断面図、図22~図25は同形態の製造過程における断面図である。以下、図21~図25を参照して第4の実施の形態について説明する。

【0055】次に、図23に示すように、作成したウェ ハ上にマスク491を形成し、ゲート電優471を形成 する。

【0056】マスク除去後、ゲート電極 47 1をマスクとしてゲート電極下以外のp+GaAs層420を層409をエッチングストッパーとして例えば硫酸系のエッチャントにより選択的にウェットエッチングする。 続いて、全面にSiO2膜481を作成する。その後、図24に示すように、マスク492を除去後、図25に示すように、マスク492を除去後、図25に示すように、SiO2膜481をマスクとして、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドーブしたn+GaAsオーミックコンタクト層413を成長する。その後、ソース電極

472及びドレイン電極473を形成し、図21の構造 を得る。

【0057】この構造を用いることによりn+型の伝導 を示す半導体、すなわち、オーミックコンタクト層41 3形成時の界面がAIを含まないInGaP層409で あるため、再成長時のモフォロジーを改善され、界面準 位を無くすことによりJFETの高周波特性を高めるこ とができる。また、In Ga P層 40 9を設けたことに よりJFETを製造した時、ダメージの少ないウエット エッチングが可能となり、高周波特性の劣化および特性 のばらつきを無くすことができる。この構造を用いるこ とによりソース及びドレイン電極からからチャネル層へ のコンタクト抵抗を低減することができる。 InGsP 層409を用いることによりJFETの耐圧特性を向上 させ、またJFETの安定動作を実現することができ る。そして、この構造においてはエピタキシャル成長時 にV族元素の切り替えが必要な層とチャネル層が離れて いるためV族元素切り替え制御がFET動作に与える影 響がない。

【0058】実施例7

図21に示す第4の実施形態の別の製造方法を説明する。図26~図27は同形態の別の製造過程における断面図である。以下、図21、図22、図26、図27、図24、図25を参照して本実施例について説明する。【0059】実施例6と同様にして図22に示す構造を得た後、図26に示すように、作成したウェハ上にマスク493を形成し、アンドーブ I n0.49G a 0.51P 届409をエッチングストッパ層に用いてp+GaAs 届420を、例えば硫酸系のエッチャントにより選択的にウェットエッチングする。

【0060】次に、図27に示すように、マスク493 を除去後、マスク494を形成し□+GaAs層420 の上にゲート電極471を形成する。

【0051】次に、マスク494を除去後、実施例5と同様に、図24に示すようにSiO2棋481を作成する。その後、図25に示すように、SiO2棋481をマスクとして、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドープしたn+GaAsオーミックコンタクト層413を成長する。その後、ソース電極472及びドレイン電極473を形成し、図21の構造を得る。この工程により、均一性の良いゲート電極形成が行われる。

[0062] 実施例8

図21に示す第4の実施形態の更に別の製造方法を説明 する。図28~図29は同形態の別の製造過程における 断面図である。以下、図21、図22、図25、図2 8、図29を参照して本実施側について説明する。

【0063】実施例6と同様にして図22に示す核層構造を形成した後、実施例7と同様にウエハ上にマスク493を形成してアンドーブ+n0.49Ga0.51P層409

4

a shilling the desire of the second

をエッチングストッパ層に用いてp+GaAs層420を、例えば硫酸系のエッチャントにより選択的にウェットエッチングすることにより図26に示す構造を得る。【0064】次に、図28に示すように、マスク493 除去後、全面にSiO2膜482を除去する。マスク495を除去後、図29に示すように、SiO2膜482を除去する。マスク495を除去後、図29に示すように、SiO2膜482をマスクとして、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドーブしたn+GaAsオーミックコンタクト層413を成長する。その後、ゲート電極471、ソース電極472及びドレイン電極473を形成し、図21の構造を得る。

【0065】以下の実施例9~13に、コンタクト抵抗の低減を図った実施形態について説明する。

[8066] 実施例9

図30は本発明の第5の実施の形態の構造を示す断面図、図31〜図34は同形態の製造過程における断面図である。以下、図30〜図34を参照して第5の実施の形態について説明する。

【0067】半絶縁性GaAs基板501上に、膜厚4 00nmのGaAsバッファ層502、膜厚100nm のアンドープAI0.2Ga0.8Asパッファー層503、 Siを4×1018cm-3ドープした膜厚4nmのAi 0.2G a 0.8As 電子供給層504、膜厚2 n m のアンド ープA 10.2G a0.8As スペーサ磨5 O5、腱厚15 n mのアンドーブ!n0.2G a0.8As チャネル滑5 0.6、 **棋厚2n mのアンドープA l 0.2G a 0.8Asスペーサ層** 507、Siを4×1018cm-3ドープした膜厚9nm のA10.2G a0.8A s電子供給層508、膜厚12 nm のアンドーブ L n 0.49G a 0.51P 履5 O 9、膜厚5 n m のアンドーブ!nGaAsP層530、膜厚30nmの アンドーブGaAs埋め込み層510、Siを4×10 18cm-3ドーブした映厚らnmのA10.2G a0.8Asワ イドリセスストッパ層5 1 1、 S i を4 × 1 O 18 c m-3 ドープした膜厚100 nmのGa Asキャップ磨512 を順次分子線成長(MBE)法または有機金属気相成長 (MO CV D) 法によりエピタキシャル成長する。図3 1 はエピタキシャル成長後の構造を示している。

【0068】次に、図32に示すように、作成したウェハ上にワイドリセス(第2のリセス)が開口したマスク591を形成し、A10.2Ga0.8Asワイドリセスストッパ層511をエッチングストッパ層に用いてGaAsキャップ層512層を選択的にエッチング装置またはRIE装置を用い、ハロゲン元素として塩素のみを含んだ塩化ガスとフッ素のみを含んだフッ化物ガスとの混合ガス(例えばBCI3+SF6など)を導入したドライエッチングにより可能である。

【0069】表面に露出している部分のA10.2Ga0.8

A s ワイドリセスストッパ層 5 1 1 とマスク5 9 1 を除去した後、全面に S i O 2 膜 5 8 1 を作成する。新たにゲートリセス部(第 1 のリセス)が開口したマスク5 9 2 を形成し、S i O 2 膜 5 8 1 をエッチングする。さらに、I n 0. 49 G a 0.51 P 層 5 0 9 をストッパ層に用いて 膜 厚 3 0 n m の アンドーブ G a A s 埋 め込み 層 5 1 0、In G a A s P 層 5 3 0 を 例えば硫酸系のエッチャントにより選択的にウェットエッチングする。図 3 3 はウェットエッチング後の 構造を示している。

【0070】次に、図34に示すように、マスク592 を除去後、表面に露出したIn0.49Ga0.51P層509 上にSiO2联581をマスクとして、ゲート開口部に MBE法あるいはMO CV D法によりZnまたはCを1 ×1020cm-3ドープしたp+GaAs層520を成長 する。

【0071】その後、p+GョAs層520の上にゲート電極571を形成する。次にAuGeを熟着リフトオフ及びアロイ(例えば400℃/1min.)を行い、オーミック電極として、ソース電極572及びドレイン電極573を形成し、図30の構造を得る。

【ロロ72】この構造を用いることにより p+型の伝導 を示す半導体形成時のモフォロジーを改善し、また界面 準位を無くすことによりJFETの高周波特性を高める ことができる。また、層としてIn Ga P層を設けたこ とによりJFETを製造した時、ダメージの少ないウェ ットエッチングが可能となり、高周波特性の劣化および 特性のばらつきを無くすことができる。多段リセスを形 成するエピタキシャル構造に変化、すなわち、InGa AsP層530を加えることにより、キャップ層512 からチャネル暦505へのコンタクト抵抗を低減するこ とができる。 さらに、In Ga P暦 50 9を用いること によりJFETの耐圧特性を向上させ、またJFETの 安定動作を実現することができる。そして、この構造に おいてはエピタキシャル成長時にV族元素の切り替えが 必要な層とチャネル層が離れているためV族元素切り替 え制御がFET動作に与える影響がない。尚この例で は、InGaAsP暦530もエッチングしてリセスを 形成していたが、InGaAsP層530を一部残して あるいは該層をエッチングせずに第1のリセスを形成 し、該リセス内に p+G a A s 層 5 2 Oを形成しても良 1.5.

[0073]実施例10

図35は本発明の第6の実施の形態の構造を示す断面図、図36~図39は同形態の製造過程における断面図である。以下、図35~図39を参照して第6の実施の形態について説明する。

【0075】次に、作成したウェハ上に広いリセスが開口したマスク691を形成し、1 n0.49 G a 0.51 P 層 6 0 9をストッパ層に用いてG a A s キャップ層 6 1 2、1 n G a A s P 層 6 3 0を例えば硫酸系のエッチャントにより選択的にウェットエッチングする。図 3 7 はウェットエッチング後の構造を示している。

【0076】マスク591を除去した後、全面にSiO2膜681を作成する。新たにゲートリセス部が開口したマスク692を形成し、SiO2膜681をエッチングする。図38はSiO2膜681をエッチング後の構造を示している。次に図39に示すように、マスク692を除去後、表面に露出したIn0.49Ga0.51P層609上にSiO2膜681をマスクとして、ゲート開口部にMBE法あるいはMOCVD法によりZnまたはCを1×1020cm-3ドープしたp+GaAs層620を成長する。

【0077】その後、p+GaAs層620の上にゲート電極671を形成する。次にAuGeを蒸离リフトオフ及びアロイ(例えば400℃/1min.)を行い、オーミック電極として、ソース電極672及びドレイン電極673を形成し、図35の構造を得る。

【ロロ78】この構造を用いることにより p+型の伝導 を示す半導体形成時のモフォロジーを改善し、また界面 準位を無くすことによりJFETの高周波特性を高める ことができる。また、In Ga P層 60 9をもうけるこ とによりJFETを製造した時、ダメージの少ないウェ ットエッチングが可能となり、高周波特性の劣化および 特性のばらつきを無くすことができる。多段リセスを形 成するエピタキシャル構造に変化を加えることにより、 キャップ層 61 2からチャネル層 60 6へのコンタクト 抵抗を低減することができる。 さらに、InGaP層 6 0 9を用いることによりJ F E T の耐圧特性を向上さ せ、またJFETの安定動作を実現することができる。 そして、この構造においてはエピタキシャル成長時にV 族元素の切り替えが必要な層とチャネル層が離れている ためV族元素切り萎え制御がFET動作に与える影響が ない。尚この例では、InGaAsP層630もエッチ

ングしてリセスを形成していたが、 in GaAsP層6 30を一部残してあるいは該層をエッチングせずにリセスを形成し、該リセス内に p+GaAs層620を形成しても良い。

【0079】字肺例11

図40は本発明の第7の実施の形態の構造を示す断面図、図41~図44は同形態の製造過程における断面図である。以下、図40~図44を参照して第7の実施の形態について説明する。

【0080】半絶縁性GaAs基板701上に、膜厚4 00nmのGaAsバッファ暦702、膜厚100nm のアンドープAI0.2Ga0.8Asパッファー樹703、 Siを4×1018cm-3ドープした膜厚4nmのAI 0.2G a 0.8A s 電子供給層7 O 4、膜厚 2 n m のアンド ープA 10.2G a 0.8A s スペーサ展7 ロラ、脚原 1 5 n mのアンドーブ I n0.2G a0.8A s チャネル層7 D 6、 膜厚2nmのアンドープAI0.2Ga0.8Asスペーサ層 707、Siを4×1018cm-3ドープした膜厚9nm のA10.2G a0.8A s電子供給層7 08、膜厚 1 2 n m のアンドープ I n 0. 49G a 0. 51P 層 7 O 9、 膜厚 5 n m のアンドープInGaAsP層730、ZnまたはCを 1×1020cm-3ドーブしたp+GaAs層720を順 次分子線成長(MBE)法または有機金属気相成長(M OCVD) 法によりエピタキシャル成長する。図41は エピタキシャル成長後の構造を示している。

【0082】次に、全面にSiO2関781を作成し、図43に示すように、マスク792を形成し、SiO2関781のソース・ドレイン電極形成部を除去する。マスク792を除去後、SiO2関781をマスクとして、ソース、ドレイン電極部のInGaAsP層730上にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドープしたn+GaAsオーミックコンタクト層713成長後の構造を示している。その後、ソース電極772及びドレイン電極773を形成し、図40の構造を得る。

【0083】この構造を用いることによりn・型の伝導を示す半導体、すなわちオーミックコンタクト層713 形成時のモフォロジーを改善し、また界面準位を無くすことによりJFETの高周波特性を高めることができる。また、InGaP層709をもうけることによりJFETを製造した時、ダメージの少ないウエットエッチングが可能となり、高周波特性の劣化および特性のばらつきを無くすことができる。又、InGaAsP層73

,

○を追加したことにより、ソース及びドレイン電極からからチャネル層へのコンタクト抵抗を低減することができる。また、この工程により、均一性の良いゲート電極形成が行われる。第2層に1mGaP層を用いることによりJFETの耐圧特性を向上させ、またJFETの安定動作を実現することができる。そして、この構造においてはエピタキシャル成長時にV族元素の切り替えが必要な層とチャネル層が離れているためV族元素切り替え制御がFET動作に与える影響がない。

[0084] 実施倒12

図40に示す本発明の第7の実施の形態の別の製造方法 を説明する。図45~図46は同実施例の製造過程にお ける断面図である。以下、図40、図41、図45、図 46、図43、図44を参照して本実施例について説明 する。

【0085】実施例 1 1 と同様にして図4 1 に示す構造 を得た後、図45に示すように、作成したウェハ上にマスク7 93を形成し、アンドーブ In Ga As P層7 3 0をエッチングストッパ層に用いて p+Ga As 層7 2 0を例えば硫酸系のエッチャントにより選択的にウェットエッチングする。

【0085】次に、図46に示すように、マスク793 を除去後、マスク794を形成しp+GaAs層720 の上にゲート電極771を形成する。

【0087】次に、マスク794を除去後、実施例11と同様に、図43に示すように、全面にSiO2映781の作成及びパターン化を実施し、図44に示すようにSiO2映781をマスクとして、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドープしたn+GaAsオーミックコンタクト程713を成長する。その後、ソース電極772及びドレイン電極773を形成し、図40の構造を得る。この工程により、均一性の良いゲート電極形成が行われる。

【0088】実施例13

本発明の第7の実施の形態の更に別の製造方法を説明する。図47~図48は同実施例の製造過程における断面図である。以下、図40、図41、図45、図図47、図48を参昭して本実施例について説明する。

【0089】実施例12と同様に、図41及び図45の 工程を経て、p+GaAs層720を所望形状にエッチ ングする。

【0090】次に、図47に示すように、マスクを除去後、全面にSiO2膜782を作成する。その後、マスク795を形成し、SiO2膜782を除去する。マスク795を除去後、SiO2膜782をマスクとして、ソース、ドレイン電極部にMBE法あるいはMOCVD法によりSiを4×1018cm-3ドープしたn+GaAsオーミックコンタクト層713形成後の構造を示してい

る。その後、ゲート電極771、ソース電極772及び ドレイン電極773を形成し、図40の構造を得る。 【0091】実施例14~25

以上の実施例 1~13では、チャネル層上にAIG aAsからなるスペーサ層及び電子供給層を形成していたが、これらの層をそれぞれInGaP層及び不純物ドーブInGaP層に変更することにより、エピタキシャル構造に変化が加えられ、チャネル層へのコンタクト抵抗を低減することができる。例えば、スペーサ層としてアンドーブIn0.49Ga0.51Pを用しる。

[0092]実施例27

図49は本発明の電界効果トランジスタの第8の実施形態に係る構造を示す断面図である。図50~図54は製造工程における断面図である。以下、図49~図54を用いてこの実施の形態を説明する。

【0093】まず半絶縁性GaAs基板801上に、膜厚400nmのアンドーブGaAsバッファー層802、膜厚100nmのAl0.2Ga0.8Asバッファー層803、Siを4×1018cm-3ドーブした膜厚4nmのAl0.2Ga0.8As電子供給層804、膜厚2nmのアンドーブAl0.2Ga0.8Asスペーサ層805、膜厚15nmのアンドーブln0.2Ga0.8Asチャネル層806、膜厚2nmのアンドーブGaAsスペーサ層807、膜厚2nmのアンドーブInGaPエッチングストッパ層811、Siを4×1018cm-3ドーブした膜厚23nmのGaAsオーミックコンタクト層812を順にM8E法もしくはMOCVD法でエピタキシャル成長する。図50はエピタキシャル成長後の構造を示す断面図である。

【0094】次に作製したウェハ上にSiO2楔88 1、ゲート開口部が開口したマスク891を順に形成 し、SiO2楔881をエッチングしてゲート開口部に GaAs層812を露出させる。図51はSiO2楔8 81エッチング後の梯造である。

【0095】さらに、マスク891を除去し、In Ga P層811をエッチングストッパ層としてGa As 層812をドライエッチングした後、塩酸系エッチャントによりゲート開口部内のIn Ga P層811を除去する。図52はIn Ga P層811除去後の構造を示す断面図である。

【0095】その後、ウェハをMBE装置あるいはMOCVD装置内に導入し、SiO2限881をマスクとして、Siを4×1018cm-3ドーブした膜厚12nmのA10.2Ga0.8As電子供給層818、膜厚15nmのアンドーブIn0.49Ga0.51P層819、Znを1×1020cm-3ドーブしたp+型GaAs層820を順次選択成長する。図53はp+型GaAs層820形成後の構造を示す断面図である。

【0097】その後、p+GaAs層820上にゲート 電極金属871を形成する。更にSiO2層881をソ ースドレイン領域が開口するようにパターン化する。図 54は、このパターン化後の断面図である。次にオーミ ック電極金属872、873をそれぞれソース部分、ド レイン部分に形成し、図49の構造を得る。

【0098】上記の製造工程において、ゲート開口部形成後(図52)、ゲート開口部内で表面に露出されるのはGaAs層807、InGaP層811、n型GaAs層812であり、いずれも反応性の高いAIを含んでいない。これにより、続く選択再成長工程において、酸素などの不純物に起因した界面準位が、再成長界面に多量に導入されるのを阻止することができる。従って、界面準位によるFETの高周波特性の劣化を避けることが可能となる。

【0099】実施例28

実施例27では、1nGsAsチャネル層806上にGsAsスペーサ層807を設けたが、このスペーサ層をアンドーブ1nGsP層とすることもできる。この場合、1nGsPスペーサ層807がゲート開口部形成時にエッチングストッパ層の役割を兼ねるので、実施例27におけるエッチングストッパ層811は不要となる。図55は本実施例の構造を示す断面図である。

【0100】本実施例の構造においては、ゲート開口部 形成後、ゲート開口部内で表面に露出されるのは InG a P層 807、n型GaAs層812であり、いずれも 反応性の高いAIを含んでいない。これにより、続く選択再成長工程において、酸素などの不純物に起因した界面準位が、再成長界面に多量に導入されるのを阻止することができる。従って、界面準位によるFETの高周波 特性の劣化を避けることが可能となる。

【0101】さらに、GaAsよりも電子親和力の小さい」のGaPをスペーサ層として用いているため、InGaAsチャネル層806内への2次元電子ガスの閉じこめ効果を増大し、2次元電子ガスの電流輸送特性を高めることが可能となる。

[0102]実施例29

図56は本発明の電界効果トランジスタの第9の実施形態に係る構造を示す断面図である。図57~図60は製造工程を示す断面図である。以下図56~図50を用いて説明する。

【0103】まず半絶縁性GaAs基板901上に、膜厚400nmのアンドープGaAsバッファー層902、膜厚5nmのアンドープInGaPエッチングストッパ層903、Siを4×1018cm-3ドープした膜厚140nmのGaAsオーミックコンタクト層912を順にMBE法もしくはMOCVD法でエピタキシャル成長後の構造を示す断面図である。

【 0 1 0 4 】 次に作製したウェハ上にS i O 2 膜 9 8

1、ゲート開口部が開口したマスク991を順に形成し、SiO2映981をエッチングしてゲート開口部にGaAs層912を露出させる。図58はSiO2映981エッチング後の構造である。さらに、マスク991を除去し、InGaP層903をエッチングストッパ層としてGaAs層912をドライエッチングする。図59はGaAs層912エッチング後の構造を示す断面図である。

【0106】その後、p+GaAs層920上にゲート 電極金属971を形成する。次にオーミック電極金属7 72、773をそれぞれソース部分、ドレイン部分に形成し、図56の構造を得る。

【0107】上記の製造工程において、ゲート開口部形成後(図59)、ゲート開口部内で表面に露出されるのはInGaP層903、n型GaAs層912であり、いずれも反応性の高いAIを含んでいない。これにより、続く選択再成長工程において、酸素などの不純物に起因した界面準位が、再成長界面に多量に導入されるのを阻止することができる。従って、界面準位によるFETの高周波特性の劣化を避けることが可能となる。

【0108】さらに本実施例では、バッファ層913から p+型G a A s 層920までをMBE装置あるいはMOCV D装置内で連続的にエピタキシャル成長しているため、ゲート電極971直下の全てのヘテロ接合界面において界面準位の極めて少ない良好な界面を形成することができ、これにより、高周波特性に優れたFETの製造が可能となる。

【0109】以上の実施例では、第1導電型をn型、第 2導電型をp型として説明しているが、第1導電型をp型、第2導電型をn型としても良い。又、チャネル層として1nGaAsを用いているが、GaAsで構成されていても良い。ゲート層材料としても、上記GaAs層以外に、AIGaAs、InGaPを用いても良い。ソース・ドレイン電極用のオーミックコンタクト層(キャップ層を含む)としても、上記GaAs以外に、InGaAs、AIGaAs、InGaP、I n G a A s P 等の使用も可能である。

【①110】又、各層の組成比についても例示的に示したものであり、これらに限定されるものではなく、当業者が適宜変更できるものである。尚、本発明の特徴部分である」n G s P層に関していえば、InxGs1-xPとしたとき、臨界関厚以内であればロ< x < 1 の範囲で種々選択でき、 x が 1 に近づくほどパンドギャップは狭くなりオン抵抗は良くなるが、目的とする耐圧は悪くなる傾向にある。G s A s 基板との格子整合のとれる x = 0、48程度が最も望ましい。

【0111】又、不純物ドープ層のドーパント濃度も、上記の側のみに限定されるものではない。 n型ドーパントとしては上記ら i を用いるのが一般的であるが、ドーパント濃度は 1×1017~1×1020cm-3程度であり、ゲート層をn型とする場合 4×1018cm-3程度が望ましい。p型ドーパントとしては、MOCV D法では上記 Z n及び Cを用いるのが一般的であり、1×1018~5×1020cm-3程度、MB E 法では B e が一般的であり、1×1018~1×1020cm-3程度である。この場合もゲート層をp型とする場合 1×1020cm-3程度が望ましい。

[0112]

【発明の効果】本発明によれば、JFETの耐圧特性を向上させ、またJFETの安定動作を実現することが可能である。その理由は、エネルギー不連続層をゲート層とチャネル層との間に挿入したことでゲート層からチャネルに至る価電子帯エネルギーを急激に下げ、ゲート電圧印加時に正孔がチャネルに到達しにくくなり、アバランシェ降伏が起きにくくなるためである。

【0113】また本発明では、p・型の伝導を示す半導体あるいはソース・ドレイン電極用のオーミックコンタクト層を再成長形成する時のモフォロジーが改善され、また界面準位を無くすことができ、JFETの高周波特性を高めることが可能である。その理由は、ゲート層を再成長形成する際に、その界面にエネルギー不速競層を構成するInGaP層などのAIを含まない層上に実施するため、モフォロジーの良い再成長形成が可能となり、酸素などの不純物に起因した界面準位が、再成長界面に今全に導入されるのを阻止することができるためである。

【0114】又本発明では、JFETを製造した時高周波特性の劣化および特性のぱらつきを無くすことが可能である。その理由は、InGaP層をエッチングストッパとしてウエットエッチングにより再成長界面の露出を行うとエッチングダメージが少なくなるためである。

【ロ115】本発明では、キャップ層からチャネル層へのコンタクト抵抗を低調することが可能である。その理由は、InGaAsP層をエネルギー不連続層上に形成したことにより、InGaAsP層のない場合に比べてコンタクト抵抗をロ、10・mm程度低減できるためで

ある。その結果、高出力、高効率のFETの提供が可能となる。

[0116]

【図面の簡単な説明】

【図1】本発明の一様成になる電界効果トランジスタの エネルギーパンド図である。

【図2】本発明の第1の実施形態に係る模式的断面図である。

【図3】第1の実施形態の製造工程を説明する断面図である。

【図4】第1の実施形態の製造工程を説明する断面図である。

【図5】第1の実施形態の製造工程を説明する断面図で ある。

【図6】第1の実施形態の製造工程を説明する断面図で ある。

【図7】本発明の第2の実施形態に係る模式的断面図で ある。

【図8】第2の実施形態の製造工程を説明する断面図で ある。

【図9】第2の実施形態の製造工程を説明する断面図である。

【図 i O】第2の実施形態の製造工程を説明する断面図である。

【図11】第2の実施形態の製造工程を説明する断面図である。

【図12】本発明の第3の実施形態に係る模式的断面図である。

【図13】第3の実施形態の製造工程を説明する断面図である。

【図14】第3の実施形態の製造工程を説明する断面図である。

【図15】第3の実施形態の製造工程を説明する断面図である。

【図16】第3の実施形態の製造工程を説明する断面図である。

【図17】第3の実施形態の別の製造工程を説明する断面図である。

【図18】第3の実施形態の別の製造工程を説明する断面図である。

【図19】第3の実施形態の更に別の製造工程を説明する断面図である。

【図20】第3の実施形態の更に別の製造工程を説明する断面図である。

【図21】本発明の第4の実施形態に係る模式的断面図である。

【図22】第4の実施形態の製造工程を説明する断面図である。

【図23】第4の実施形態の製造工程を説明する断面図である。

- 【図24】第4の実施形態の製造工程を説明する断面図である。
- 【図25】第4の実施形態の製造工程を説明する断面図である。
- 【図26】第4の実施形態の別の製造工程を説明する断面図である。
- 【図27】第4の実施形態の別の製造工程を説明する断 面図である。
- 【図28】第4の実施形態の更に別の製造工程を説明する断面図である。
- 【図29】第4の実施形態の更に別の製造工程を説明する断面図である。
- 【図30】 本発明の第5の実施形態に係る模式的断面図である。
- 【図3 1】第5の実施形態の製造工程を説明する断面図である。
- 【図32】第5の実施形態の製造工程を説明する断面図である。
- 【図33】第5の実施形態の製造工程を説明する断面図である。
- 【図34】第5の実施形態の製造工程を説明する断面図である。
- 、のの。 【図35】本発明の第5の実施形態に係る模式的断面図である。
- 【図36】第6の実施形態の製造工程を説明する断面図 である。
- 【図37】第6の実施形態の製造工程を説明する断面図である。
- 【図38】第6の実施形態の製造工程を説明する断面図である。
- 【図39】第6の実施形態の製造工程を説明する断面図

である。

- 【図40】本発明の第7の実施形態に係る模式的断面図である。
- 【図41】第7の実施形態の製造工程を説明する断面図である。
- 【図42】第7の実施形態の製造工程を説明する断面図である。
- 【図43】第7の実施形態の製造工程を説明する断面図である。
- 【図44】第7の実施形態の製造工程を説明する断面図である。
- 【図45】第7の実施形態の別の製造工程を説明する断面図である。
- 【図45】第7の実施形態の別の製造工程を説明する断面図である。
- 【図47】第7の実施形態の更に別の製造工程を説明する断面図である。
- 【図48】第7の実施形態の更に別の製造工程を説明する断面図である。

- 【図49】本発明の第8の実施形態に係る模式的断面図である。
- 【図50】第8の実施形態の製造工程を説明する断面図である。
- 【図51】第8の実施形態の製造工程を説明する断面図である。
- 【図52】第8の実施形態の製造工程を説明する断面図である。
- 【図53】第8の実施形態の製造工程を説明する断面図である。
- 【図54】第8の実施形態の製造工程を説明する断面図である。
- 【図55】本発明の第8の実施形態の改良形態に係る模式的断面図である。
- 【図56】本発明の第9の実施形態に係る模式的断面図 である。
- 【図57】第9の実施形態の製造工程を説明する断面図である。
- 【図58】第9の実施形態の製造工程を説明する断面図である。
- 【図59】第9の実施形態の製造工程を説明する断面図である。
- 【図60】第9の実施形態の製造工程を説明する断面図である。
- 【図5 1】従来技術になるJFETの構成を示す模式的 断面図である。
- 【図62】従来技術の製造工程を説明する断面図である。
- 【図63】従来技術の製造工程を説明する断面図であ
- 【図54】従来技術の製造工程を説明する断面図である。


【符号の説明】

る.


- 102, 103, 202, 203, 302, 303, 402, 403, 502, 503,
- 602、603、702、703、802、803、902、913 パッファー
- 104, 108, 204, 208, 304, 408, 504, 508, 604, 608,
- 704、708、804、818、914、918 電子供給層
- 105, 107, 205, 207, 305, 307, 405, 407, 505, 507,
- 605、607、705、707、805、807、915、917 スペーサ層 106 206 306 406 506 606 706 806 916 チャ
- 106、206、306、406、506、606、706、806、916 チャネル層
- 109、209、309、409、509、609、709、819、919 エネルギー不連続層(In Ga P層)
- 110、510 埋め込み層
- 111、511 ワイドリセスストッパ層
- 112 キャップ層
- 120、220、320、420、520、620、720、820、920 p+半 築体層

171、271、371、471、571、671、771、871、971 ゲート电極 172、272、372、472、572、672、772、872、972 ソース電極 173、273、373、473、573、673、773、873、973 ドレイン电極 181、281、381、481、581、681、781、881、981 Si


[図1]



[図2]





[図3]




[図4]


pa a aran	
	112
	- ~-111
	<i>-</i> مرد/110
	107
	109
	105
	.106
	101








30-20














【図27】



[28]






_. _,iano

__*__,5*01


-832

T-son


[図35]




[図37]





[338]



[図39]










[図42]









[図57]







[図45]





[図46]






!






[図51]

[図52]







1015 1018 1017 1018 1018 1007 1004

1001 1003 1002 1001

[図61]






- -- **1**011


~~205


~~ -804

-~803 -~~20? -~~801


_903







[図60]



フロントページの続き

(72)発明者 宮本 広信

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 岩田 直高

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 葛原 正明

東京都港区芝五丁目7番1号 日本電気株

式会社内

F ターム(参考) 5F102 FA01 GB01 GC01 GD01 GD04

GJ05 GK05 GK06 GL04 GL05

GM04 GM05 GM06 GM08 GM09

GM10 GN04 GN05 GN06 GN08

GN10 GQ03 GR04 GR08 GR10

GS03 HA13 HC00 HC01 HC02

HC19